方案亮點(diǎn)
★實(shí)現(xiàn)中頻收發(fā)及數(shù)字信號(hào)處理功能,；

★實(shí)現(xiàn)16路接收通道和16路發(fā)送通道,；

★中心頻率為1.7GHz，最大帶寬1GHz,；

★波束指向靈活,，能實(shí)現(xiàn)無慣性快速掃描,，數(shù)據(jù)率高；

★系統(tǒng)工作模式分為電子戰(zhàn),、寬帶數(shù)據(jù)鏈,、窄帶工作模式，通過加載不同的FPGA程序來實(shí)現(xiàn)3種工作模式的切換

相控陣?yán)走_(dá)從根本上解決了傳統(tǒng)機(jī)械掃描雷達(dá)的種種先天問題,，在相同的孔徑與操作波長(zhǎng)下,，相控陣的反應(yīng)速度、目標(biāo)更新速率,、多目標(biāo)追蹤能力,、分辨率、多功能性,、電子反對(duì)抗能力等都遠(yuǎn)優(yōu)于傳統(tǒng)雷達(dá) ,，相對(duì)而言則付出了更加昂貴、技術(shù)要求更高,、功率消耗與冷卻需求更大等代價(jià),。中電某研究所相控陣?yán)走_(dá)原型機(jī)這個(gè)項(xiàng)目，用戶最初的初衷是希望可以在一臺(tái)原型樣機(jī)上去不斷驗(yàn)證相應(yīng)參數(shù)指標(biāo),，最終量化投產(chǎn),。世行的半實(shí)物虛擬協(xié)同仿真平臺(tái)，即可以幫助用戶驗(yàn)證相關(guān)算法,，又可以去驗(yàn)證相關(guān)硬件指標(biāo),，在降低用戶項(xiàng)目研究經(jīng)費(fèi)的同時(shí)縮短了研發(fā)時(shí)間，整個(gè)項(xiàng)目分為了三個(gè)階段,。

算法原型核心系統(tǒng)參數(shù)：

?雷達(dá)體制：有源相控陣

?系統(tǒng)功能：雷達(dá),、電子對(duì)抗、通信

?陣列天線：4*4 陣元 

?工作波段：65MHz—6GHz連續(xù)可調(diào)

?工作帶寬：1GHz 

?相位噪聲：-95dBc/Hz @ 1kHz

樣機(jī)試制核心系統(tǒng)參數(shù)：

?雷達(dá)體制：有源相控陣 

?系統(tǒng)功能：雷達(dá),、電子對(duì)抗,、通信 

?陣列天線：8*8陣元

?工作波段：中頻1.8GHz 射頻x波段

?工作帶寬：1GHz 

?相位噪聲：-90dBc/Hz @ 1kHz

生產(chǎn)總裝核心系統(tǒng)參數(shù)：

?雷達(dá)體制：有源相控陣 

?系統(tǒng)功能：雷達(dá)、電子對(duì)抗,、通信 

?陣列天線：16*16陣元

?工作波段：中頻1.8GHz 射頻x波段

?工作帶寬：1GHz

?相位噪聲：-90dBc/Hz @ 1kHz

隨著信息技術(shù)的發(fā)展,，數(shù)字設(shè)備之間交換數(shù)據(jù)量越來越大，日益增長(zhǎng)的數(shù)據(jù)量對(duì)高速數(shù)據(jù)接口的需求變得更加迫切,。為了滿足這個(gè)需求,，各種高速串行總線技術(shù)應(yīng)運(yùn)而生，其中PCIe總線就是其中的佼佼者,。PCIe采用end-to-end的連接方式,，即一條鏈路只能提供一對(duì)設(shè)備的連接,，每一條物理鏈路可由若干條lane組成。目前PCIe3.0一條PCIe鏈路可支持1,、2,、4、8,、16,、32個(gè)lane（即x1、x2,、x4,、x8、x16,、x32寬度的PCIe鏈路）,，單lane的峰值帶寬為8GT/s，鏈路編碼為128/130b,，PCIe3.0 x32鏈路可提供高達(dá)256GT/s的峰值帶寬,，盡管它的鏈路帶寬并不能100%的轉(zhuǎn)化為有效帶寬，但其有效帶寬在目前看來還是非常高的,。因此,，本方案基于PCIe協(xié)議的互聯(lián)架構(gòu)，既符合技術(shù)發(fā)展方向而又能夠向前兼容,。

圖:接收裝置圖

圖:發(fā)射裝置圖

涉及產(chǎn)品